【博士論文】学術データベース

博士論文 / Performance Modeling and On-Chip Memory Structures for Minimum Energy Operation in Voltage-Scaled LSI Circuits 低電圧集積回路の消費エネルギー最小化のための解析的性能予測とオンチップメモリ構造

著者

書誌事項

タイトル

Performance Modeling and On-Chip Memory Structures for Minimum Energy Operation in Voltage-Scaled LSI Circuits

タイトル別名

低電圧集積回路の消費エネルギー最小化のための解析的性能予測とオンチップメモリ構造

著者名

Shiomi Jun

学位授与大学

Kyoto University (京都大学) (大学ID:0048)

取得学位

博士(情報学)

学位授与番号

甲第20778号

学位授与年月日

2017-11-24

注記・抄録

新制・課程博士

甲第20778号

情博第658号

元資料の権利情報 : Cited from:

キーワード

Energy-efficient LSI, Low-voltage operation, Variability-aware timing modeling, Standard-Cell Memory (SCM), Dynamic Voltage and Frequency Scaling (DVFS), Adaptive Body Biasing (ABB), Minimum energy point operation

各種コード

NII論文ID(NAID)

500001048880

NII著者ID(NRID)
  • 8000001159526
DOI (JaLC)

10.14989/doctor.k20778

DOI

info:doi/10.14989/doctor.k20778

本文言語コード

eng

データ提供元

機関リポジトリ / NDLデジタルコレクション

DOI

博士論文 / 京都大学 / 情報学

博士論文 / 京都大学

博士論文 / 情報学

関連著者

博士論文 / 大学

博士論文 / 学位